Upcoming Event (24, Jan. 2015): 59th System LSI Joint Seminar

Date/Time: 2015 January 24 (Sat) 13:00-19:00
Location: Waseda University, Meetting Room 3 @2F, Bldg.55-S, Nishi-Waseda Campus
This seminar will be held in Japanese.

 

 第59回「システムLSI合同ゼミ」開催のお知らせ

発表時間制限のない自由な研究討論の場として,標記合同ゼミを下記のよう
に企画いたしました.この合同ゼミは,不定期に開催される非公式の公開研究
発表会で,1研究室や1研究部署で行われている研究発表を複数の研究機関合同
で行い,幅広く忌憚のない意見交換を行おうとするものです.ご興味のおあり
の方は是非お誘い合わせの上ご参加ください.
なお,本合同ゼミは年3回程度の割で,今後も引続き開催していく予定です.
皆様からもご発表頂けるようでしたら,これほど嬉しいことはございません.
ご遠慮無くご相談いただきたく,お待ち申し上げております.

築山修治(中央大学),
小林春夫,白石洋一(群馬大学),
金子峰雄,梶谷洋司(北陸先端科学技術大学院大学),
山田昭彦(コンピュータシステム&メディア研究所),
貴家仁志(首都大学),
原祐子,高橋篤司,岡田健一(東京工業大学),
高島康裕(北九州市立大学),
小平行秀(会津大学),
北澤仁志,藤吉邦洋(東京農工大学),
戸川望(早稲田大学)

 《第59回システムLSI合同ゼミ》

日時: 2015年1月24日(土) 午後1時から午後7時頃まで (予定)
場所: 早稲田大学西早稲田キャンパス55号館S棟2階 第3会議室
http://www.sci.waseda.ac.jp/access/
ポスター懇談会: 午後5時半頃より,55号館S棟2階 第4会議室にて
ポスター懇談会では,発表のあった研究に関してポスターボードを用い
た研究討論を予定しております.軽食・アルコール飲料を準備いたしま
す.ポスター懇談会のみの参加も歓迎します.
協賛: IEEE CEDA All Japan Joint Chapter

参加費: 1,000円(予定,当日払い)
申し込み: 合同ゼミ(ポスター懇談会のみも可)に参加ご希望の方は,準備の都
合上,2015年1月20日(火)までに,以下の連絡先までお申し込みください.
申し込み・ご質問等宛先:
早稲田大学・戸川望
Email ntogawa@waseda.jp

発表:
======================================================================
(1) 非絶縁型降圧DC/DCコンバータにおける電流モード制御の解析
群馬大学大学院理工学府理工学専攻電子情報・数理領域
小林研究室 博士後期課程1年 築地伸和

FPGAやASICなどのLSIの直近に配置される電源回路であるPOL(Point of Load)
コンバータは、通常は非絶縁型の降圧DC/DCコンバータが用いられ、これらは
電源ICとして集積回路化されている。このような電源ICの設計には、トランジ
スタ・レベルの集積回路設計から制御システムの上流設計まで幅広い知識が求
められる。特に重要なのは制御システムの設計であり、これが最終的な電源性
能を決定するが、この制御システムの設計は容易ではない。本講演では、電流
モード制御システムを理解することを目的として、非絶縁型の降圧DC/DCコン
バータにおける電流モード制御システムを題材とし、電流モード制御回路の一
巡伝達関数(ループゲイン)を導出、これをもとにした補償器の設計手順を明
らかにする。

======================================================================
(2) A Novel Triangular Wave Slope Modulation for Improving Dynamic
Performance of DC-DC Buck Converter
群馬大学大学院理工学府理工学専攻電子情報・数理領域
小林研究室 博士後期課程3年 呉ジュ(Shu Wu)

This talk is about a technique for power supply circuit (DC-DC buck
converter) performance improvement developed by the presenter. In order
to improve dynamic performance, a slope adjustable triangular wave is
introduced into voltage-mode control dc-dc buck converter.
The triangular wave slope depends on the input voltage and the deviation
of the output voltage. Using the proposed slope modulation, both
the load and line transient responses are improved. Since the slope
modulation provides a line feed-forward control for the line transient
response, it increases the closed-loop bandwidth, and then better
dynamic performance is obtained.

======================================================================
(3) 混合正規分布の各成分形状を考慮した成分数削減のための一手法
中央大学大学院理工学研究科電気電子情報通信工学専攻
築山研究室 修士1年 横山直哉

統計的静的遅延解析(S-STA)手法などの統計的手法では,非正規分布に対して
最小・最大値演算や和演算を繰り返すことがしばしば必要となる.非正規分布
を表現するために,混合正規分布(GMM)を用いた場合,このような演算を効率
良く繰り返すには,成分の個数を2個程度に制限しておく必要がある.これま
でS-STAでは,8個の成分のGMM(8-GMM)を2個(2-GMM)に削減する手法が用い
られていたが,その手法は,ある条件の下では,得られた2-GMMの分布形状が
8-GMMのそれとは大きく異なってしまうという問題があった.本研究では,こ
の問題を解決するため,カルバック・ライブラー情報量を導入した新しい削減
手法を提案し,その精度評価結果を紹介する.

======================================================================
(4) 側壁プロセス配線におけるカットパターン削減手法
東京工業大学工学部情報工学科通信情報工学専攻
高橋研究室 学部4年 高橋紀之

側壁プロセス法において、二色配線グリッドを用いて配線を生成する手法が提
案されている。その際カットパターンを用いると、トリムマスクが不要となる
が、多くのカットパターンを用いると信頼性が低下する可能性が高い。本研究
では、必要なカットパターン数が少ない配線パターンを二色配線グリッドを用
いて生成する配線手法を提案する。

======================================================================
(5) 単一命令セットコンピュータの拡張およびその応用
東京工業大学大学院理工学研究科通信情報工学専攻
原研究室 修士1年 酒本典明

チューリング完全であり、単一命令のみからなる命令セット(OISC)プロセッ
サとしては、2オペランド減算の後、結果に応じて条件分岐を行う、3オペラン
ドからなる命令(subleq)を用いるsubleqコンピュータが最も良く知られてい
る。subleqコンピュータはOISCとしては通常のプロセッサアーキテクチャに近
く、通常のプロセッサと組み合わせて使うことは容易であり、耐故障性向上の
ためのコプロセッサとして利用する先行研究などが存在する。しかしながら、
subleqは、右シフト等の通常プログラムで使用頻度が高い演算処理が非効率的
であることがが知られている。本研究では、subleqにビット逆順減算追加等の
単純な拡張を施し、それらの操作の実行時間を削減する。さらに、拡張命令の
耐故障性プロセッサへの応用を検討する。
======================================================================

(6) ゲートレベルネットリストを対象としたネットに重みづけを行うハードウェアトロイ識別手法
早稲田大学大学院基幹理工学研究科情報理工・情報通信専攻
戸川研究室 修士1年 大屋優

近年,デジタルICの製造にサードパーティが関わるようになり,ハードウェア
トロイ(HTs)の挿入が問題視されるようになったが,生成されたネットリス
トにHTsが挿入されているか否かを識別するのは極めて困難である.本発表で
は,ゲートレベルのネットリストに対してスコアに基づいたHTsの有無を識別
する手法を提案する.提案手法は,HTsに含まれるネット(トロイネットと呼
ぶ)の特徴に注目し,トロイネットを検出することでHTsを検出する.提案手
法はTrust-HUBのAbstraction Gate Levelで公開されている全てのゲートレベ
ルのネットリストに対してHTsの有無を分類することに成功した.提案手法に
かかる時間は高々数時間程度である.

—————-
注意事項:
(1) 質問は発表の途中でも構いません.発表者を育てるという趣旨もあります
ので活発なご発言を期待します.
(2) 発表時間に制限がありません.従って,予定されていた発表が次回送りに
なる可能性があります.
(3) 発表には研究途中の未発表のものも含まれます.このようなことはないと
は思いますが,アイディアの盗用は決してなさらないようにお願いします.
—————-

By C. Kodama

Secretary 2014-2016

Leave a comment

Your email address will not be published. Required fields are marked *